Page 120 - 6111
P. 120

Недолік  -  необхідність  формування  сигналу  підтвердження  усіма
                            виконавцями, тобто додаткові апаратні витрати.
                                Який  тип  обміну  швидший,  синхронний  чи  асинхронний?
                            Відповідь  на  це  питання  неоднозначна.  З  одного  боку,  при
                            асинхронному обміні потрібен певний час на вироблення, передачу
                            додаткового сигналу і на його обробку процесором. З іншого боку,
                            при  синхронному  обміні  приходиться  штучно  збільшувати
                            тривалість стробу обміну для відповідності вимогам більшого числа
                            виконавців, щоб вони встигали обмінюватися інформацією в темпі
                            процесора.  Тому  іноді  в  магістралі  передбачають  можливість  як
                            синхронного,  так  і  асинхронного  обміну,  причому  синхронний
                            обмін є основним і досить швидким, а асинхронний застосовується
                            тільки для повільних виконавців.
                                За     використовуваним      типом      обміну     магістралі
                            мікропроцесорних  систем  також  поділяються  на  синхронні  та
                            асинхронні.

                                Цикли програмного обміну даними в КС
                                Розглянемо  для  прикладу  два  досить  типових  випадки
                            програмного  обміну  даними  магістраллю  мікропроцесорної
                            системи.
                                Перший приклад - це обмін мультиплексованою асинхронною
                            магістраллю  Q-bus,  який  запропонований  фірмою  DEC  і  широко
                            застосовувалася  в  мікрокомп’ютерах  і  промислових  контролерах.
                            Спрощені  часові  діаграми  циклів  читання  (введення)  і  запису
                            (виведення) цією магістраллю наведені на рис.11.12 і рис.11.13.
                                Надалі в тексті знак “мінус” перед назвою сигналу говорить про
                            те, що активний рівень сигналу низький, пасивний - високий, тобто
                            сигнал негативний. Якщо мінус перед назвою сигналу відсутній, то
                            сигнал  позитивний,  його  низький  рівень  пасивний,  а  високий  -
                            активний.
                                На  шині  адреси/даних  (AD)  на  початку  циклу  обміну  (у  фазі
                            адреси)  процесор  (master)  виставляє  код  адреси.  На  цій  шині
                            використовується  негативна  логіка.  Середній  рівень  сигналів  на
                            шині  AD  позначає,  що  станові  сигнали  на  шині  в  дані  часові
                            інтервали  не  важливі.  Для  стробу  адреси  використовується
                            негативний  синхросигнал  -SYNC,  який  виставляється  також
                            процесором. Його передній (негативний) фронт відповідає дійсному
                            коду  адреси  на  шині  AD.  Фаза  адреси  однакова  в  обох  циклах
                            запису і читання.



                                                             119
   115   116   117   118   119   120   121   122   123   124   125