Page 107 - 149

персональними ДА і для звернення до них використовуєтся різні команди. У
випадку суміщеної карти пам’яті всі пристрої розміщені в одному адресному
просторі, а звернення до регістрів ЗВП здійснюється як до комірок пам’яті.
Принцип побудови дешифраторів адреси для ПВВ такий:
1) Незмінна частина адреси декодується загальною логічною схемою,

вихід якої розблоковує дешифратор;
2) Змінна частина адреси декодується безпосередньо дешифратором і
формує окремі виходи для вибору відповідного зовнішнього пристрою.
Розглянемо реалізацію даного принципу на прикладі. Нехай необхідно
спроектувати дешифратор адреси з формуванням сигналу вибору СS
пристроїв з адресами 3000 Н, 3001 Н, 3002 Н, ... , 3007 Н. Для цих розрядів в
16-розрядній адресі змінюються тільки молодші розряди (А 0,А 1,А 2). Тому
інші розряди можуть бути декодовані загальною схемою. Вихід цієї схеми
використовується для активізації дешифратора, який декодує розряди
А 0,А 1,А 2 (рисунок 5.11).

Рисунок 5.11 – Синтез дешифратора адреси

Даний дешифратор адреси функціонує згідно таблиці істинності.
Принцип побудови ДА для селектування сторінок пам’яті має такі
особливості:
1) ідентифікація комірки пам’яті в межах сторінки пам’яті
реалізується через внутрішній дешифратор мікросхем ПЗП, ОЗП.
2) вибір сторінки пам’яті забезпечує додатковий дешифратор, який
дешифрує старші розряди ША, що не використовуються безпосередньо ПЗП
і ОЗП.
Проілюструємо це таким прикладом. Нехай необхідно спроектувати
ДА для вибору 4 сторінок пам’яті ПЗП і ОЗП об’ємом в 4 К.

108