Page 65 - 4863

виході пам’яті. Мінімально допустимий інтервал між послідовними
читаннями tCYR і записуваннями tCYW створює відповідний цикл.
Тривалість циклів може перевищувати час читання чи записування,
оскільки після цих операцій необхідна додаткова затримка для
встановлення початкового стану пам’яті. Як тривалість циклу
звернення до пам’яті беруть величину t CY = max (t CYW, t CYR).

Загальна характеристика статичних запам’ятовувальних
пристроїв
У статичних ЗП функцію запам’ятовування біта інформації
виконують тригери. Вони реалізуються за будь-якою схемотехнікою –
ТТЛШ, І2Л, ЕЗП, п-МОН, КМОН та іншими. Найбільш інтенсивно
розвиваються ОЗП на КМОН-структурах, які при зменшенні роздільної
здатності до 0,2 мкм набувають високої швидкодії. При цьому вони
зберігають свої традиційні переваги – велику інформаційну ємність та
дуже мале енергоспоживання – до долей мікровольта на один ЕП.
Статичні ОЗП (SRAM) звичайно мають структуру 2DM, а за невеликої
інформаційної ємності будуються за структурою 2D. Вони широко
використовуються в кеш-пам’яті, яка повинна мати максимально
можливу швидкодію.
Для побудови ЕП статичних ЗП широко використовують RS-
тригери за схемотехнікою КМОН. Типова схема такого RS-тригера
містить: власне тригер на транзисторах VT1 і VT2 (п-тип) та на наван-
тажувальних транзисторах VT3 і VT4 (р-тип); ключі вибірки на
транзисторах VT5 і VT6 (рис. 8.1).

З прямим Q та інверсним виходами тригера через ключі
вибірки пов’язані розрядні лінії записування–зчитування РЛ0 та РЛ1. У
режимі зберігання транзистори VT5 і VT6 закриті. Перед записуванням
даних на розрядні лінії подається високий рівень напруги. При виборі
даного тригера (лінія вибору ЛВ=1) для записування одиниці
встановлюють РЛ1=0, РЛ0=1, а при записуванні нуля – навпаки.

64