Page 70 - 4863
P. 70

W/  R  (Write/Read)  –  сигнал  записування  даних  при W/  R=0  або

                           зчитування при W/ R=1;
                                CS(Chip  Select)  або CE  (Chip  Enable)  –  сигнал  дозволу  при CS
                           (CE) = 0 чи заборони, якщо CS (CE) = 1, роботи даної мікросхеми.
                                Особливістю  роботи  динамічних  ЗП  є  мультиплексування.
                           Адреса, наприклад, А=А15,А14, ..., А0 ділиться на старшу напівадресу
                           Ах=А15,А14,  ...,  А8  і  молодшу  Ау=А7,А6,  ...,  А0.  Напівадреси
                           подаються на одні й ті ж входи адреси мікросхеми пам’яті. Подавання
                           напівадреси Ах супроводжується сигналом RAS (Row Address Strobe), а
                           напівадреси Ау – сигналом CAS (Column Address Strobe). Такий спосіб
                           адресації зменшує число виводів корпусу IMC. Часто виводи DI і DO
                           об’єднуються у спільний вивод DIO.

                                Часові характеристики мікросхем пам’яті
                                Вимоги  до  взаємного  часового  положення  двох  сигналів  (A–B)
                           задають  такими  параметрами:  часом  попереднього  установлення  t SU
                           (A–B) сигналу А відносно сигналу В, тобто інтервалом між початками
                           обох  сигналів;  часом  утримання  t Н  (A–B)  –  інтервалом  часу  між
                           початком сигналу А і закінченням сигналу В; часом зберігання t V (A–B)
                           –  інтервалом  між  закінченнями  сигналів  А  і  В.  Тривалість  сигналів
                           позначається як t W (Widht – ширина).
                                Для ЗП характерна така послідовність сигналів у часі (рис. 9.1, в):
                           спочатку адреса, потім вибірка мікросхеми , потім строб записування–
                           читання.  Індексом  А  (Acсess)  позначають  інтервали  часу  від  появи
                           керуючого сигналу до появи даних на виході (рис. 9.1, в).



























                                                           69
   65   66   67   68   69   70   71   72   73   74   75