Page 240 - 6111
P. 240

46  Bell  G.  Ultracomputers:  A  Teraflop  Before  Its  Time.
                                   Communications of the ACM. Vol. 35, No. 8, August 1992.
                                47  Корнеев.  В.  Архитектуры  с  распределенной  разделяемой
                                   памятью. Открытые системы, № 3, 2001.
                                48  Makino J., Kokubo E., Fukushige T., Daisaka H. A 29.5 Tops
                                   simulation  of  planetesimals  in  Uranus-Neptune  region  on
                                   GRAPE-6. Proc. of SC-2002.
                                49  Programmable Logic Data Book. Xilinx, Xilinx, Inc. 1999.
                                50  DeHon A. The Density Advantage of Configurable Computing.
                                   Computer, No. 4. 2000.
                                51  IEEE  Std  1076-1993.  VHDL’93.  IEEE  Standard  VHDL
                                   Language Reference Manual.
                                52  Богачев  М.  П.  Архитектура  вычислительной  системы  с
                                   однородной структурой. В кн. Однородные вычислительные
                                   среды. Львов. ФМИ АН УССР. 1981.
                                53  Седов. В. С.  Матрица одноразрядных процессоров. Львов.
                                   НТЦ "Интеграл". 1991.
                                54  Durbeck  L.,  Macias.  N.  The  Cell  Matrix:  An  Architecture  for
                                   Nanocomputing, www.cellmatrix.com.
                                55  Taylor M., Kim J., Miller J. at al. The Raw Microprocessor: A
                                   Computational Fabric for Software Circuits and General-Purpose
                                   Programs. IEEE Micro, 2002, Vol. 22, No. 2.
                                56  Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture.
                                   Rutgers  University.  http://www.cs.rugers.edu/pub/technical-
                                   reports.
                                57  Кун С. Матричные процессоры на СБИС. // М.: Мир. 1991.
                                58  Виксне П. Е., Каталов Ю. Т., Корнеев В. В., Панфилов А. П.,
                                   Трубецкой  А.  В.,  Черников  В.  М.  Транспьютероподобный
                                   32-разрядный     RISC-процессор      с    масштабируемой
                                   архитектурой.  Вопросы  радиоэлектроники.  Серия  ЭВТ.
                                   Выпуск 2, НИИЭИР, 1994.
                                59  Кульба В. В., Микрин Е. А., Павлов Б. В., Платонов В. Н.;
                                   под    ред.   Микрина    Е.   А.   Теоретические   основы
                                   проектирования  информационно-  управляющих  систем
                                   космических аппаратов. - М.: Наука, 2006. - 579 с.
                                60  Воеводин В. В., Воеводин В. В. Параллельные вычисления. -
                                   С.- Петербург: «БХВ-Петербург», 2002. - 599 с.
                                61  Каляев А. В. Многопроцессорные вычислительные системы
                                   с программируемой архитектурой. - М.: Радио и Связь, 1984.
                                   - 240 с.
                                62  Каляев  А.  В.,  Левин  И.  И.  Модульно-наращиваемые
                                   многопроцессорные  системы  со  структурно-процедурной
                                   организацией вычислений. - М.: Янус-К, 2003. - 380 с.
                                                             239
   235   236   237   238   239   240   241   242