Page 238 - 6111

20 Smith D., Hall J., Miyake K. The CAM2000 Chip Architecture.
Rutgers University. http://www.cs.rugers.edu/pub/technical-
reports.
21 С. Кун. Матричные процессоры на СБИС. // М.: Мир. 1991.
22 Фортов В. Е., Левин В. К., Савин Г. И., Забродин А. В.,
Каратанов В. В., Елизаров Г. С., Корнеев В. В., Шабанов Б.
М. "Наука и промышленность России". Суперкомпьютер
МВС-1000М и перспективы его применения. "Наука и
промышленность России" 2001, № 11(55).
23 Виксне П. Е., Каталов Ю. Т., Корнеев В. В., Панфилов А. П.,
Трубецкой А. В., Черников В. М. Транспьютероподобный
32-разрядный RISC-процессор с масштабируемой
архитектурой. Вопросы радиоэлектроники. Серия ЭВТ.
Выпуск 2, НИИЭИР, 1994.
24 Кульба В. В., Микрин Е. А., Павлов Б. В., Платонов В. Н.;
под ред. Микрина Е. А. Теоретические основы
проектирования информационно- управляющих систем
космических аппаратов. - М.: Наука, 2006. - 579 с.
25 Воеводин В. В., Воеводин Вл.В. Параллельные вычисления.
- С.- Петербург: «БХВ-Петербург», 2002. - 599 с.
26 Каляев А. В. Многопроцессорные вычислительные системы
с программируемой архитектурой. - М.: Радио и Связь, 1984.
- 240 с.
27 Каляев А. В., Левин И. И. Модульно-наращиваемые
многопроцессорные системы со структурно-процедурной
организацией вычислений. - М.: Янус-К, 2003. - 380 с.
28 Беседин И. В., Дмитренко Н. Н., Каляев И. А., Левин И. И.,
Семерников Е. А. Семейство базовых модулей для
построения реконфигурируемых многопроцессорных
вычислительных систем со структурно-процедурной
организацией вычислений. // Материалы Всероссийской
научной конференции «Научный сервис в сети Интернет:
технологии распределенных вычислений», Новороссийск. -
М.: Издательство Московского университета, 2006. - С 47-
49.
29 Каляев И. А., Левин И. И. Высокопроизводительные
модульно- наращиваемые многопроцессорные системы на
основе реконфигурируемой элементной базы //
Вычислительные методы и программирование. - М.:Изд-во
Московского Университета, 2007. - Т.8. - №1. - С. 181-190.
30 Дордопуло А. И., Каляев И. А., Левин И. И., Семерников Е.
А. Семейство многопроцессорных вычислительных систем с
динамически перестраиваемой архитектурой // Материалы
237