Page 20 - 4863
P. 20

До перваг лінійних дешифраторів відноситься їх висока швидкодія.
                           Для схеми (рис. 2.2) час дешифрації (t д) рівно середньому часу
                           затримки розповсюдження одного ЛЕ «3І».
                              У той самий час для логічних елементів, що використовуються в схемах
                           лінійних  дешифраторів,  характерне  значне  число  необхідних  входів
                           (коефіцієнт об'єднання по входу К об) логічного елемента, рівне розрядності
                           числа, що дешифрується, - n. У складі ІС, що випускаються промисловістю,
                           звичайно відсутні логічні елементи з коефіцієнтом об'єднання більше вісім і
                           цим  значенням  обмежена  розрядність  вхідних  чисел  лінійного
                           дешифратора, якщо не застосовуються додаткові розширювачі по входу.
                              При побудові схем лінійних дешифраторів  істотним обмеженням,
                           крім того, є висока необхідна здатність (коефіцієнт розгалуження по
                           виходу  К роз.)  навантаження  ЛЕ  вхідного  регістра,  з  яких  значення
                           розрядів  числа  подаються  на  входи  дешифратора.  Для  будь-якого
                           лінійного  дешифратора  необхідна  здатність  навантаження  ЛЕ
                           вхідного регістра рівна половині загального числа логічних елементів
                                                  n
                           дешифратора: К роз=0,52 . Оскільки коефіцієнт розгалуження  базових
                           ЛЕ  не  перевищує  К роз=1020,  то  для  лінійних  дешифраторів  без
                           вживання спеціальних заходів максимальна розрядність чисел n = 45.

                                     Особливості проектування неповних дешифраторів
                                                                             n
                              При  проектуванні  дешифраторів,  для  яких  m2   (тобто  неповних
                           дешифраторів)  деякі  вихідні  функції  у j  не  реалізуються  і,  отже,
                           відповідні їм вхідні комбінації (х n ..., х 1) є надмірними (забороненими).
                           Останнє  дозволяє  шляхом  довизначення  мінімізувати  деякі  функції  з
                           числа  реалізовуваних  дешифратором  і,  як  наслідок  цього  -  спростити
                           схему дешифратора.
                              Пояснимо  відзначене  наступним  прикладом.  Покладемо,  необхідно
                           спроектувати дешифратор з 6-ма виходами, тобто має тільки виходи  у 0-у 5
                           (рис. 2). Два трьохвходових конюнктора, реалізовуючі функції у 6 і у 7 при
                           цьому виявляються надмірними і з схеми можуть бути виключені. Але це
                           ще не всі можливості зі спрощення схеми дешифратора. Дійсно, оскільки
                           вхідні комбінації х 3х 2 і х 3х 2х 1 є забороненими, то можуть бути в результаті
                           довизначення  мінімізовані  вирази  для  функцій  у 2,  у 3,  у 4  і  у 5.  Внаслідок
                           спрощення вираз для функції приймає вигляд: у 5=х 3 х 1.

















                                                           19
   15   16   17   18   19   20   21   22   23   24   25