Page 84 - 4339

- схему XOR для порозрядного логічного ВИКЛЮЧНЕ
АБО кодів операндів А і В;
- схеми електронних ключів SW1 і SW2 для комутації
операндів;
- комбінаційний суматор SM. На вхід перенесення
суматора подається лог. 1 при операції віднімання;
- регістр результату RGD;
- схему ознаки переповнення ОР;
- модуль керуючого блока МКБ3 на основі автомата Мілі
з пам'яттю на D-тригерах.

6.3.4 Мікропрограма додавання та віднімання
двійкових чисел. Суміщена мікропрограма додавання та
віднімання двійкових чисел має вигляд:
Початок. Якщо К[1] або К[2], то М1, інакше -
чекати
M1 y1 : RGA:=A <приймання першого операнда>
y2 : RGB:=В <приймання другого операнда>
Якщо К[1], то
y3 : RGC:=В, інакше
y4 : RGC:=В <пересилання з інвертуванням
другого операнда>
Якщо К[1], то
у5: SM:=В+С, інакше
у6: SM:=В+С+1
Якщо (р3, то перейти до М2, інакше
y7 : RGD:=SM <присвоєння результату>
y8: Ш2:=D <пересилання результату в
оперативну пам'ять>
Перейти до М3
М2 y9 : Гп:=ПП <фіксація переповнення>
М3 Кінець.
Змістовний і закодований графи мікропрограми додавання
і віднімання показані на рис. 6.12.

83