Page 82 - 4339

6.3 Проектування спеціалізованого арифметико-
логічного пристрою для операцій додавання і віднімання

6.3.1 Початкові дані до проекту (роботи):
- тип арифметичних операцій - додавання та віднімання
двійкових чисел;
- початковий код подання операндів - доповняльний;
- розрядність операндів - 8 біт;
- код виконання операцій у суматорі - доповняльний
модифікований;
- структура операційного блока - із закріпленими
мікроопераціями;
- тип керуючого блока - автомат Мілі з пам'яттю на D-
тригерах;
- схема логічної ознаки переповнення розрядної сітки;
- схема логічної порозрядної операції ВИКЛЮЧНЕ АБО
кодів початкових операндів А і В.
Елементна база, перелік обов'язкового графічного
матеріалу та необхідні розрахунки - згідно з пунктами 6.1.2.

6.3.2 Алгоритми додавання і віднімання двійкових
чисел. Алгоритм додавання та віднімання двійкових чисел
можна виконувати в обернених або доповняльних кодах. У
сучасних комп'ютерах часто операнди зберігаються у пам'яті і
оброблюються в доповняльних кодах.
Алгоритм додавання (код команди K[1]) або віднімання
(код команди K[2]) виконується у такій послідовності:
- у регістри RGA і RGB із вхідної шини один за одним
паралельним кодом записуються відповідні їм операнди А і В;
- під час операції віднімання (код K[2]=1) операнд В
інвертується;
- мікрооперації додавання або віднімання виконуються в
доповняльних кодах протягом одного машинного такту;
- аналізується результат операції. За відсутності
переповнення розрядної сітки (знаки операндів А і В та
результату збігаються) результат записується у регістр RGD і
потім пересилається в оперативну пам'ять, за наявності
переповнення (знаки операндів А і В та результату на виході
суматора не збігаються) результат не фіксується і в ЦПК
подається сигнал переповнення ПП.

81