Page 48 - 149
P. 48
Оскільки адреси комірок пам’яті і пристроїв вводу-виводу передаються
загальною адресною шиною, вони розділяються сигналами керування ЧтП ,
ЧтВВ, ЗпП , ЗпВВ , які формуються на основі бітів стану Чт, вивід, ввід та
сигналів з виходів DBIN і WR МП. Реалізація схеми формувача США на базі
КР580ИР82 показана на рисунку 4.19.
Рисунок 4.19 - Схема включення КР580ИР82 в якості адресного буфера
Рисунок 4.20 – Мікросхема КР580ВК28
48
