Page 185 - 149

дозволяють функціонувати 16-бітному слову разом з 8-бітними даними.
Дворівнева шина керування дозволяє виконувати дію за один такт, окрім
програм, які виконуються за два такти. Всього є 68 інструкцій(розширений
набір). Крім того, великий регістр, який є архітектурною інновацією, дає
великий приріст швидкодії. Також у функції цієї родини входять

програмовані - Low Voltage Detect (LVD) і Brown-Out Detect (BOR).

Таблиця 8.19 -Технічна характеристика окремих представників родин
РІС-процесорів
ЕРROM Такто-
Data Стан- Ком-
Тип Prog/Data ва Порт АЦП Brown Тай-
Слів/байт RAМ частота I/O 8-біт дартні PWM Out пара- мер
MБ I/O тор
MHz
12СЕ518 512x12 1 +
25 4 6 - - - - -
768 WDT
12СЕ519 1024х14 41 4 6 - - - - - 1 +
1536 WDT
12С671 1024х14 1 +
128 10 6 4 - - - -
1792 WDT
12С672 2048х14 128 10 6 4 - - - - 1 +
3584 WDT
12СЕ673 1024х14 1 +
128 10 6 4 - - - -
1536 WDT
12СЕ674 2048x14 128 10 6 4 - - - - 1 +
3584 WDT
16С505 1024х12 1 +
72 20 12 - - - - -
1536 WDT
16С52 384х12 25 4 12 - - - - - 1
572
16С54 512х12 1 +
25 20 12 - - - - -
768 WDT
16С642 4096х14 176 20 22 - - - + 2 1 +
7168 WDT
16С61 1024х14 1 +
36 20 13 - - - - -
1792 WDT
16С620 512х14 80 20 13 - - - + 2 1 +
896 WDT
16С71 1024х14 1 +
128 20 13 4 - - + -
WDT
2048х16 4 +
1 17С42 4096 232 33 33 - USART 2 - -
WDT

17С552 8192х16 USART 4 +
16384 454 33 50 12 (2), 3 + -
I²C/SPI WDT
17C756 16384х1632 USART
4 +
768 902 33 50 12 (2), 3 + -
WDT
I²C/SPI
18С242 8192х16 USART 4 +
16384 512 40 23 10 (2), 2 + -
WDT
I²C/SPI
18С252 16384х16 USART 4 +
32768 1536 40 23 10 (2), 2 + -
WDT
I²C/SPI

186