Page 41 - 6865
P. 41
пристроями, підключеними до магістралі через відповідні
адаптери. Для прикладу на рисунку 3.3 до складу ІВК
включені процесор 13, запамятовуючі пристрої 14, 15.
Призначення решти пристроїв таке ж, як на рисунку 3.1.
Зв'язок такого ІВК з іншими ІВК або КОК другого рівня
здійснюється через ПМЗ. Такі ІВК дозволяють створювати
структури з розподіленою обробкою. Подальшим розвитком
таких структур є структури, приведені на рисунках 3.4-3.6.
На рисунку 3.4 показано декілька процесорів, які
працюють на одній магістралі. Це однорівневий
мультипроцесорний ІВК.
Рисунок 3.4 – Структура багатопроцесорного модульного ІВК
На рисунку 3.5 показана структура однопроцесорного
ІВК, в якому пристрої підключаються до однієї або декількох
магістралей, що створюють систему магістралей.
38
