Page 254 - 4503

Рисунок 8.4 — Схема реалізації принципу стека
(буфера–магазина).

8.3.3 Логічне влаштування стеку.

На рисунку 8.5 зображена схема логічного влаштування
стеку. Він як бачимо складається із кількох функціональних
вузлів. Серед них найважливішими є: регістрова пам'ять —
тобто відповідна кількість комірок (RAM) для утримання
адрес повернення і реверсивний лічильник (СТ), з допомогою
котрого визначаються адреси найближчих вільних комірок як
при засиланні (вхід +1), так і при видобуванні (вхід -1).
Інкрементація виходу лічильника (вузол INC) забезпечує
при записі у RAM наступної (n+1) після останньої зайнятої (n)
адреси. Для зчитування потрібна величина останньої зайнятої
(n) адреси — це не інкрементована шина на вхід RA.
Вихід з лічильника має ще два окремих відгалуження.
Одне із них є входом функції AND. Функція прийме значення
1, коли на вихідній шині лічильника опиняться всі одиниці,

254