Page 118 - 4503

зчитування даних з пам’яті даних і подачі їх до входу В. Для
цього у схеми є адресний вхід і шина адреси, через яку,
завдяки блоку керування, вводиться адреса необхідного
операнда. У той самий час, як бачимо на схемі немає зв'язоку
між входом А і пам’яттю даних, що унеможливлює запис
результату додавання: Y = X + 4. Тому повноцінного
забезпечення виконання програми за схемою на рисунку 4.10
досягти не вдасться.

4.5 Влаштування процесора за ґарвардською
архітектурою.

З лекції 3 відомо, що для запису у оперативну пам'ять
(рисунок 3.19) є відповідні входи WE (дозволяючий) та WA
(адресний), які на рисунку 4.10 не відображені. Завдяки цим
входам можна зарезервувати регістри з конкретними
адресами для розміщення у них конкретних змінних.
Наприклад, для величини Х можна зарезервувати комірку 3, а
величині Y — комірку 4 у пам’яті даних. На рисунку 4.11
пам'ять даних, як бачимо, має два адресних входи, один для
зчитування даних з комірок, а другий для запису.
Дозвіл на зчитування (RE), як і дозвіл на запис (WE)
подається від блока керування по однобітних магістралях.
Завдяки такій самій магістралі дається дозвіл на завантаження
у регістр W і на вхід +1 лічильника команд, який за
допомогою шини адреси команд вводить адресу кожної
наступної команди програми. Перш ніж розібратись у деталях
роботи ланки «лічильник команд–пам'ять команд», варто
зауважити, що розділення памяті на дві частини: пам'ять
даних і пам'ять команд власне і називається гарвардським
принципом, на відміну від принципу фон–Неймана, яким
передбачена спільний вузол памяті даних і команд. У межах
цього курсу ми розглядатимемо архітектуру за гарвардським

118