Page 70 - 4339

- дві мікросхеми типу ЛЛ1, кожна з яких містить по
чотири двовходових логічних елементи АБО, позиційне
позначення DD3, DD4. Їх використовують для реалізації
порозрядної диз'юнкції над кодами операндів A і B.
Зображення подано пакетним способом;
- чотири мікросхеми типу ЛИ1, кожна з яких містить по
чотири двовходових кон'юнктори, позиційне позначення DD5-
DD8. Використовують для підключення виходів регістрів
RGA і RGB до входів суматора SM;
- мікросхему типу ЛП5, яка містить чотири логічні
елементи ВИКЛЮЧНЕ АБО, позиційне позначення DD9.
Використовують для створення старшого знакового розряду
суматора і логічної ознаки φ3 = х1 та х1;
- вихідний восьмирозрядний регістр RGC типу ИР22 з
трьома станами, позиційне позначення DD10.
Використовують для приймання результату додавання і
передавання його на вихідну шину;
- два чотирирозрядні комбінаційні суматори SM типу
ИМ6, позиційне позначення DD11, DD12.

6.1.7 Проектування модуля керуючого блока МКБ1.
Проектування модуля МКБ1 на основі автомата Мура з
пам'яттю на JK-тригерах виконується в такій послідовності.
1 Розмічається закодований граф мікропрограми
додавання (рис. 6.2). Визначається максимальна кількість
станів автомата Мура, що дорівнює L=7. Для реалізації такого
числа станів необхідно використати n  log 7  3 тригери.
2
2 На основі розміченого графу мікропрограми будується
граф автомата Мура (рис. 6.4), який інтерпретує
мікропрограму додавання.
3 Стани автомата Мура кодуються значеннями виходів JK
тригерів
z  Q Q Q , z  Q Q Q , z  Q Q Q , z  Q Q Q .
1 3 2 1 2 3 2 1 3 3 2 1 …, 7 3 2 1
4 На основі графу автомата Мура записується його
структурна таблиця переходів (табл. 6.1).

69