Page 76 - 149

внутрішніх операцій і процесор починає процес початкової ініціалізації
регістрів, який триває 10 тактів, і полягає у встановленні в нульовий стан
індикаторів IF, TF, покажчика команд ІР та сегментних регістрів DS, ES i SS.
До кодового сегментного регістру CS заноситься значення FFFF, що
призводить до адресації першої команди програми з адресою FFFF0. Як

правило, першою командою програми є команда безумовного переходу JMP
до початку виконання програми.
Робота МП ВМ86 при виконанні команди WAIT (очікування) забезпечує
синхронізацію із зовнішініми процесами. Під час дії команди WAIT стан
мікропроцесора буде визначатись сигналом на вході TEST. Якщо на цьому
вході високий рівень сигналу МП відключає свої магістральні шини від
системи і очікує появи сигналу низького рівня на вході TEST. При появі і
підтримці його на даному рівні на протязі шести машинних тактів процес
виконання команд продовжується у звичайному порядку.
Режим прямого доступу до памяті аналогічний як і для процесора КР
580 ИК 80. Він ініціюється подачею на вхід HOLD ВМ86 одиничного сигналу
запиту. По завершенні поточного машинного циклу МП формує сигнал HLDA
підтвердження захоплення і переводить свої шини в третій стан.
Побудова блока центрального процесора
В однопроцесорних мікроЕОМ та мікроконтролерах МП ВМ86 працює
в мінімальному режимі (MN/MX=1).При розробці структури блоку
центрального процесора (ЦП) (рисунок 4.34) виникають задачі поділу
(демультиплексування) шини адреси/даних (ШАД), буферування шин адреси
(ША) і шини даних (ШД), а також формування системних керуючих сигналів
для блоку памяті і зовнішніх пристроїв.
Перша задача вирішується при допомозі інтегральної схеми (ІС) К1810
ИР 82/83, яка виконує функції адресного фіксатора. Так як сигнал ВНЕ
формується в той же інтервал часу, що і адресні сигнали, то його теж
необхідно зафіксувати у фіксаторі. Тому на рисунку два 8-бітових регістри
К1810 ИР82 забезпечують запамятовування 16 розрядів адреси. Для доступу
до памяті ємністю в 1 МБайт необхідно підключити ще один регістр, на який
подаються решта старших розрядів AD15, A19/S6-A16/S3.
Друга задача розвязується при допомозі двонаправлених 8-бітових
шинних формувачів К1810 ВА86/87, які підсилюють сигнали системної шини
даних.

Третя задача може бути розвязана при допомозі комбінаційних логічних
схем, які формують необхідні керуючі сигнали на основі сигналів, які
виробляє МП. Якщо в системі використовується адресний простір вводу-
виводу, ізольований від простору памяті, то доцільно сформувати сигнали
при допомозі системного контролера. Ці сигнали керують запамятовуючими

77